

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-040095

(43)Date of publication of application : 06.02.2002

(51)Int.Cl.

G01R 31/26
 G01R 31/30
 H01L 23/12
 // H01L 25/065
 H01L 25/07
 H01L 25/18

(21)Application number : 2000-225982

(71)Applicant : NEC CORP

(22)Date of filing : 26.07.2000

(72)Inventor : ICHISE MASAHIKO


(54) SEMICONDUCTOR DEVICE AND MOUNTING METHOD THEREOF

(57)Abstract:


PROBLEM TO BE SOLVED: To provide a semiconductor chip semiconductor device and a mounting method thereof capable of easily gaining a KGD and retaining the quality without being influenced by the circumferential environment.

SOLUTION: In this semiconductor device, an electrode formed on the surface of a first resin sealed package having a semiconductor chip sealed therein with resin is connected to the electrode of the semiconductor chip, and a mounting area to be connected to a mounting object and a testing area for connecting a testing apparatus are provided thereon.

(a)



(b)



LEGAL STATUS

[Date of request for examination] 19.06.2001

[Date of sending the examiner's decision of rejection] 09.04.2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] withdrawal

[Date of final disposal for application] 25.06.2003

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] 2003-08131

[Date of requesting appeal against examiner's] 08.05.2003

(19) 日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開2002-40095

(P2002-40095A)

(43) 公開日 平成14年2月6日 (2002.2.6)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード(参考)
G 0 1 R 31/26		G 0 1 R 31/26	J 2 G 0 0 3
			H 2 G 0 3 2
31/30		31/30	
H 0 1 L 23/12	5 0 1	H 0 1 L 23/12	5 0 1 T
// H 0 1 L 25/065		25/08	Z
審査請求 有 請求項の数12 O L (全 12 頁) 最終頁に続く			

(21) 出願番号 特願2000-225982(P2000-225982)

(22) 出願日 平成12年7月26日(2000.7.26)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 市瀬 理彦

東京都港区芝五丁目7番1号 日本電気株式会社内

(74) 代理人 100095740

弁理士 開口 宗昭

Fターム(参考) 2G003 AA07 AC01 AF06 AG01 AG03

AH07

2G032 AA00 AB02 AF01 AK01


(54) 【発明の名称】 半導体装置及びその実装方法

(57) 【要約】


【目的】 K G Dの取得を容易に行うことができると共に、周囲の環境に影響されことなく品質を保持することができる半導体チップ半導体装置及びその実装方法を提供する。

【構成】 半導体チップを樹脂封止してなる第一の樹脂封止パッケージの表面に形成された電極が前記半導体チップの電極に接続されると共に、実装対象に接続される実装用領域と試験用機器を接続する試験用領域とが設けられたことを特徴とする。

(a)



(b)



【特許請求の範囲】

【請求項 1】半導体チップを樹脂封止してなる第一の樹脂封止パッケージの表面に形成された電極が前記半導体チップの電極に接続されると共に実装対象に接続される実装用領域と試験用機器を接続する試験用領域とが設けられてなることを特徴とする半導体装置。

【請求項 2】半導体チップを樹脂封止してなる第一の樹脂封止パッケージと係る第一の樹脂封止パッケージを実装基板上に樹脂封止してなる第二の樹脂封止パッケージとからなり、前記第一の樹脂封止パッケージの表面に形成された電極が半導体チップの電極に接続されると共に実装対象に接続される実装用領域と試験用機器を接続する試験用領域とが設けられてなることを特徴とする半導体装置。

【請求項 3】前記第一の樹脂封止パッケージの表面に形成された電極はテープ基板上に形成された配線電極であることを特徴とする請求項 1 又は請求項 2 に記載の半導体装置。

【請求項 4】半導体チップの電極と前記第一の樹脂封止パッケージの表面に形成された電極とがワイヤボンディング接続されたことを特徴とする請求項 1 乃至請求項 3 の何れかに記載の半導体装置。

【請求項 5】前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とがワイヤボンディング接続されたことを特徴とする請求項 2 乃至請求項 4 の何れかに記載の半導体装置。

【請求項 6】半導体チップの電極と前記第一の樹脂封止パッケージの表面の電極とがフリップチップ接続されたことを特徴とする請求項 1 乃至請求項 3 の何れかに記載の半導体装置。

【請求項 7】前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とがフリップチップ接続されたことを特徴とする請求項 2 乃至請求項 4 及び請求項 6 の何れかに記載の半導体装置。

【請求項 8】半導体チップの電極と実装対象に接続される実装用領域及び試験用機器を接続する試験用領域からなる電極とを接続し、前記半導体チップを前記実装用領域及び試験用領域が形成された電極が表面になるように樹脂封止して第一の樹脂封止パッケージを形成し、前記試験用領域を用いて第一の樹脂封止パッケージのバーンイン試験を行った後、第一の樹脂封止パッケージの表面の電極と実装基板上の電極とを接続し、前記第一の樹脂封止パッケージを実装基板上に樹脂封止成型した第二の樹脂封止パッケージを形成することを特徴とする半導体装置の実装方法。

【請求項 9】半導体チップの電極と前記第一の樹脂封止パッケージの表面に形成された電極とをワイヤボンディング接続したことを特徴とする請求項 8 に記載の半導体装置の実装方法。

【請求項 10】前記第一の樹脂封止パッケージの表面の

電極と実装基板上の電極とをワイヤボンディング接続したことを特徴とする請求項 8 又は請求項 9 に記載の半導体装置の実装方法。

【請求項 11】半導体チップの電極と前記第一の樹脂封止パッケージの表面の電極とをフリップチップ接続したことを特徴とする請求項 8 又は請求項 10 に記載の半導体装置の実装方法。

【請求項 12】前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とをフリップチップ接続したことを特徴とする請求項 8 及び請求項 9 及び請求項 11 の何れかに記載の半導体装置の実装方法。

【発明の詳細な説明】**【0001】**

【発明の属する分野】本発明は、半導体装置、特にベアチップ及びその実装方法に関するものである。

【0002】

【従来の技術】従来より、良品の半導体チップ、特に良品のベアチップはKGD (Known Good Die) と呼ばれ、KGDの取得をいかに効率よく行うかが近年求められている。このKGDを取得する方法について図7を用いて以下に説明する。図7は従来におけるKGDの選別方法を示す図である。図7(a)に示すように、まず、半導体ウェハの状態で個々の半導体チップに所定のプローブ検査を行う。その後、半導体ウェハをダイシング(切断)して図7(b)に示す様な半導体チップ3の個片に分離する。これらの半導体チップ3の表面には電極が設けられており、係る電極は半導体チップ3のほぼ中心線に一行に並んだ構成や、半導体チップ3の周縁部に配置された構成が多く採用されていた。その後、前記プローブ検査の結果に基づいて半導体チップ3を選別し、これにより、良品の半導体チップのみをバーンイン検査(以下、BTとする)等のスクリーニング検査を行う。この際、良品の半導体チップのみをBT用のチップトレイまたはキャリアソケットに収容し、KGD専用治具および専用装置を用いてチップ状態でのBT(以降、チップBTとする)を行い、さらに、選別した後、BT用のチップトレイ若しくは、キャリアソケット)から半導体チップを取り出し、良品の半導体チップを出荷用のトレイに移し換えて梱包及び出荷を行っている。

【0003】出荷された半導体チップを実装基板に実装した場合の断面図を図7(c)に示す。図7(c)に示すように、従来のベアチップは、半導体チップ3を実装基板2上に直接載置すると共に、半導体チップ3上の電極と実装基板上の電極とを接続した後、封止樹脂によって樹脂封止することで実装されていた。

【0004】

【発明が解決しようとする課題】しかしながら、パッケージ化されていない半導体チップ、すなわちベアチップを従来のようにスクリーニングする場合においては、前記半導体チップ個片若しくは半導体ウェハが非常に薄く

形成されているため、割れやすく、選別試験に使用されるソケットやプローブ、テスターの操作には非常に繊細な操作が要求されていた。従って、そのような繊細な操作を行うことができる検査装置を使用するにあたり、検査装置の仕様が複雑化し、検査装置のコストが高価なものになることはやむを得ないことであった。また、選別試験ではプローブが半導体チップの電極に接することによって行われるが、選別試験及びBTが終了した後、前記電極にはベアチップを基板に実装するためのボンディングパッドとしても機能するため、プローブの先端によって電極の表面に傷が付けられることは避けなければならなかった。仮に、電極の表面に傷が付けられた場合には、ボンディングで剥離を生じさせることがあり、半導体チップ自体がKGDであったとしても、半導体パッケージとしては不良品とみなされ、歩留まりを低下させることになっていた。さらに、前記半導体チップ個片や半導体ウェハは、そのままの状態では、水分や汚れ等が存在する環境に悪影響を受けやすく、その結果として、KGDがなかなか市場に行き渡らなかった。

【0005】また、一の半導体チップを内蔵する一の半導体パッケージにおいては、KGDではないスクリーニング未了の半導体チップを組み立ててパッケージ状態で選別、BTを行ってもその不良品率は大きな問題ではなかった。しかし、近年市場に数多く出回っている複数の半導体チップ搭載した半導体パッケージであるMCP

(Multi Chip Package)においては、必ずしもMCPを構成する半導体チップが全てKGDであるとは限らなかった。すなわち、KGDかどうか不明な複数の半導体チップを一の半導体パッケージに搭載し、係る半導体パッケージに対して選別、BTを行うと、その不良品率は複数の半導体チップの不良品率が掛け合わされるために大きくなり、結果としてMCPの歩留まりを低下させることになっていた。

【0006】本発明は、以上の従来技術における問題に鑑みてなされたものであり、KGDの取得を容易に行うことができると共に、周囲の環境に影響されることなく品質を保持することができる半導体チップ半導体装置及びその実装方法を提供することを目的とする。

【0007】

【課題を解決するための手段】前記課題を解決するために提供する本願第一の発明に係る半導体装置は、半導体チップを樹脂封止してなる第一の樹脂封止パッケージの表面に形成された電極が前記半導体チップの電極に接続されると共に実装対象に接続される実装用領域と試験用機器を接続する試験用領域とが設けられてなることを特徴とする。

【0008】係る構成とすることにより、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてKGDの選別工程を行うことができる。具体的には、半導体チップを樹脂封止パッケージし、係る

樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けることにより、実装時に選別試験で傷がついた前記電極を使用することがなくなる。また、半導体チップを樹脂封止パッケージし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にBTを行うことができる。すなわち、ボンディングワイヤを接続する表面電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を容易かつ安価に行うことができる。さらに、半導体チップを樹脂封止パッケージするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、従来非常に管理が困難であった保管や保存の取扱いが容易となる。ここで、前記実装対象とは、半導体チップを内蔵した一の樹脂封止パッケージを実装する場合には、実装基板やTCPを指すものである。また、半導体チップを内蔵した二以上の樹脂封止パッケージ、すなわちMCPの場合には、他の樹脂封止パッケージに載置している樹脂封止パッケージにおける実装対象は、前記他の樹脂封止パッケージの表面に形成された電極であり、他の樹脂封止パッケージを載置している樹脂封止パッケージにおける実装対象は、実装基板やTCPを指す。さらに、前期試験用機器とは試験用ソケット、コンタクトピン、プローバ等を指すものである。

【0009】前記課題を解決するために提供する本願第二の発明に係る半導体装置は、半導体チップを樹脂封止してなる第一の樹脂封止パッケージと係る第一の樹脂封止パッケージを実装基板上に樹脂封止してなる第二の樹脂封止パッケージとからなり、前記第一の樹脂封止パッケージの表面に形成された電極が半導体チップの電極に接続されると共に実装対象に接続される実装用領域と試験用機器を接続する試験用領域とが設けられてなることを特徴とする。

【0010】係る構成とすることにより、実装用領域と試験用領域とを備え、樹脂封止パッケージ（第一の樹脂封止パッケージ）を従来の半導体チップの替わりに内蔵したKGDを提供することができる。ここで、特開平11-40617号公報には、半導体チップのテスト用電極を設けた技術が提案されている。図8を用いてその技術について以下に説明する。図8に示すように、特開平11-40617号公報に開示された技術は、半導体チップが搭載されるTCP1010上に、半導体チップの電極が接続されるTCP1010上の接続パッドを延設してテストパッド1014が形成されている。しかしながら、このような構成では、脆性の半導体チップを扱う点において、高精度のハンドラー等を用いることになりは、半導体チップが接続される接続パッドと延設されたテストパッドとの断線等が生じていた場合、半導体チップの選別試験が精度よく行われたい恐れがある。また、延設されたテストパッド1014を個々に製造する工程を新たに設ける必要が生じる。本発明は、このよ

うな問題点を生じることなく、安価かつ容易に半導体チップを選別し、精度よくKGDを取得することができるものである。

【0011】前記課題を解決するために提供する本願第三の発明に係る半導体装置は、請求項1又は請求項2に記載の半導体装置において、前記第一の樹脂封止パッケージの表面に形成された電極はテープ基板上に形成された配線電極であることを特徴とする

【0012】係る構成とすることにより、第一の樹脂封止パッケージを形成する際に、配線電極が形成されたテープ基板上に半導体チップをマウント材（接着剤）を介して設置し、半導体チップの電極と前記配線電極とを結線し、封止樹脂によって樹脂封止することになるので、第一の樹脂封止パッケージの表面に形成される電極が確実に、かつ効率よく設けられる。

【0013】前記課題を解決するために提供する本願第四の発明に係る半導体装置は、請求項1乃至請求項3の何れかーに記載の半導体装置において、半導体チップの電極と前記第一の樹脂封止パッケージの表面に形成された電極とがワイヤボンディング接続されたことを特徴とする。

【0014】図9に示すように、従来、半田ボールを用いたCSPは、基板の膨張等により発生する応力が半田ボールに負担することを防ぐため、半田ボールを取り囲むように樹脂で固定するアンダーフィルによる技術が採用されていた。しかしながらこのアンダーフィルに使用される樹脂は、半導体パッケージと基板との非常に狭い間隔を半田ボールを包むように充填する必要があるため、フィラーが小さく、高い流動性が要求され、結果として高価な樹脂が使用されていた。本願第四の発明に係る半導体装置は、ワイヤボンディングを採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。すなわち、接合部上面に半導体チップ等の膨張係数が実装基板との膨張が大きく離れた部材が存在しないので、ボンディングワイヤの接合部分にかかる応力も小さくなり、実装信頼性が向上する。また、封止樹脂は前記アンダーフィルのように高価な樹脂を用いる必要がないため、製造コストを低減させることができる。さらに、接続される樹脂封止パッケージ同士や実装基板との電極の位置を企画化する工程を削減することができる。

【0015】前記課題を解決するために提供する本願第五の発明に係る半導体装置は、請求項2乃至請求項4の何れかーに記載の半導体装置において、前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とがワイヤボンディング接続されたことを特徴とする。

【0016】係る構成とすることにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。すなわち、接合部上面に半導体チップ等の膨張係数が実装基板との膨張が大

きく離れた部材が存在しないので、ボンディングワイヤの接合部分にかかる応力も小さくなり、実装信頼性が向上する。また、封止樹脂は前記アンダーフィルのように高価な樹脂を用いる必要がないため、製造コストを低減させることができる。さらに、接続される樹脂封止パッケージ同士や実装基板との電極の位置を企画化する工程を削減することができる。

【0017】前記課題を解決するために提供する本願第六の発明に係る半導体装置は、請求項1乃至請求項3の何れかーに記載の半導体装置において、半導体チップの電極と前記第一の樹脂封止パッケージの表面の電極とがフリップチップ接続されたことを特徴とする。

【0018】前記課題を解決するために提供する本願第七の発明に係る半導体装置は、請求項2乃至請求項4及び請求項6の何れかーに記載の半導体装置において、前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とがフリップチップ接続されたことを特徴とする。

【0019】前記課題を解決するために提供する本願第八の発明に係る半導体装置の実装方法は、半導体チップの電極と実装対象に接続される実装用領域及び試験用機器を接続する試験用領域からなる電極とを接続し、前記半導体チップを前記実装用領域及び試験用領域が形成された電極が表面になるように樹脂封止して第一の樹脂封止パッケージを形成し、前記試験用領域を用いて第一の樹脂封止パッケージのバーンイン試験を行った後、第一の樹脂封止パッケージの表面の電極と実装基板上の電極とを接続し、前記第一の樹脂封止パッケージを実装基板上に樹脂封止成型した第二の樹脂封止パッケージを形成することを特徴とする。

【0020】係る方法を採用することにより、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いてKGDの選別工程を行うことができる。具体的には、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けることにより、実装時に選別試験で傷がついた表面電極を使用することがなくなる。また、半導体チップを樹脂封止パッケージし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様にBTを行うことができる。すなわち、ボンディングワイヤを接続する表面電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を容易かつ安価に行うことができる。さらに、半導体チップを樹脂封止パッケージするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいと、保管や保存の取扱が容易となる。従って、本発明に係る半導体装置をMCPに用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれがBTを完了したKGDと見なすことができるため、従来よりもMCPの信

信頼性が向上し、結果として歩留まりを向上させることができる。

【0021】前記課題を解決するために提供する本願第九の発明に係る半導体装置の実装方法は、請求項8に記載の半導体装置の実装方法において、半導体チップの電極と前記第一の樹脂封止パッケージの表面に形成された電極とをワイヤボンディング接続したことを特徴とする。

【0022】係る方法を採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。すなわち、接合部上面に半導体チップ等の膨張係数が実装基板との膨張が大きく離れた部材が存在しないので、ボンディングワイヤの接合部分にかかる応力も小さくなり、実装信頼性が向上する。また、封止樹脂は前記アンダーフィルのように高価な樹脂を用いる必要がないため、製造コストを低減させることができる。さらに、接続される樹脂封止パッケージ同士や実装基板との電極の位置を企画化する工程を削減することができる。

【0023】前記課題を解決するために提供する本願第十の発明に係る半導体装置の実装方法は、請求項8又は請求項9に記載の半導体装置の実装方法において、前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とをワイヤボンディング接続したことを特徴とする。

【0024】係る方法を採用することにより、実装基板の膨張によって発生する応力を実装基板から半導体チップの上面まで緩和させることができる。すなわち、接合部上面に半導体チップ等の膨張係数が実装基板との膨張が大きく離れた部材が存在しないので、ボンディングワイヤの接合部分にかかる応力も小さくなり、実装信頼性が向上する。また、封止樹脂は前記アンダーフィルのように高価な樹脂を用いる必要がないため、製造コストを低減させることができる。さらに、接続される樹脂封止パッケージ同士や実装基板との電極の位置を企画化する工程を削減することができる。

【0025】前記課題を解決するために提供する本願第十一の発明に係る半導体装置の実装方法は、請求項8又は請求項10に記載の半導体装置の実装方法において、半導体チップの電極と前記第一の樹脂封止パッケージの表面の電極とをフリップチップ接続したことを特徴とする。

【0026】前記課題を解決するために提供する本願第十二の発明に係る半導体装置の実装方法は、請求項8及び請求項9及び請求項11の何れかに記載の半導体装置の実装方法において、前記第一の樹脂封止パッケージの表面の電極と実装基板上の電極とをフリップチップ接続したことを特徴とする。

【0027】

【発明の実施の形態】以下に、本発明に係る半導体装置

及びその実装方法の一実施の形態における構成について図面を参照して説明する。ここで、本発明に係る半導体装置及びその実装方法の実施の形態の説明においては、実装基板に実装される半導体装置を第一の樹脂封止パッケージとし、実装基板に実装されてなる半導体装置を第二の樹脂封止パッケージとして説明する。図1(a)

は、本発明に係る半導体装置の一実施の形態における構成を示す平面図であり、図1(a)におけるA-A断面図が図1(b)である。図1(a)に示すように、本発明に係る半導体装置、特に第一の樹脂封止パッケージ11は、半導体チップ(図示せず)を内蔵するように樹脂封止した封止樹脂7からなり、表面には実装用領域101と試験用領域102とからなる電極4が複数形成されている。係る電極4は、第一の樹脂封止パッケージ11の周縁部に沿って設置されている。また、第一の樹脂封止パッケージ11が実装基板(図示せず)に実装される際の接続距離を短くするために、各電極4の外側に実装用領域101が形成され、各電極4の内側に試験用領域102が形成されている。

【0028】次に、図1(b)に示すように、第一の樹脂封止パッケージ11は、半導体チップ3が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ11の表面に形成された電極4と半導体チップ3の電極(図示せず)とが第一のボンディングワイヤによって電気的に接続されている。すなわち、半導体チップ3の電極も、前記第一の樹脂封止パッケージ11と電極4との位置関係同様、半導体チップ3の周縁部に設置されている。

【0029】このようにして、本発明に係る半導体装置は実装基板に実装される以前にパッケージ化されているので、従来のようなチップ割れ等の問題が生じることなく、安価な検査ソケットを使用して検査することができる。また、本発明に係る半導体装置が予めパッケージ化されていることにより、周囲の環境の影響、例えば水分や汚れ等による汚染を受けにくいため、保管や保存等も含めた取扱が容易となる。さらに、本発明に係る半導体装置は、電極4が実装用領域101と試験用領域102とからなるため、試験用プローブの先端は試験用領域102に接触し、実装基板(図示せず)との接続は実装用領域101でそれぞれ独立して行うことができる。これは、従来のように、製品化された半導体装置の電極が検査工程でプローブの先端によって傷つけられ、ボンディング工程における剥離等の発生を未然に防ぐことができるものである。従って、パッケージ化された本発明に係る半導体装置により、BT等のスクリーニングを従来よりも高信頼性の下で行うことができると共に、ボンディング部位の剥離等を未然に防ぐことができるため、効率よくKGDを得ることができる。

【0030】次に、本発明に係る半導体装置の一実施の形態における実装方法について図面を参照して以下に説

明する。図 2 (a) は、本発明に係る半導体装置の一実施の形態における実装方法を示す平面図であり、図 2

(a) における B-B 断面図が図 2 (b) である。図 2 (a) に示すように、本発明に係る半導体装置を実装する実装基板 2 上には、実装基板上の端子 2 1 が複数設置されている。電極 4 の試験用領域 1 0 2 に試験用プローブ又は試験ソケット等を接続し、B T を終えて K G D であると認められた第一の樹脂封止パッケージ 1 1 の電極 4 の実装用領域 1 0 1 と、実装基板上の端子 2 1 とをそれぞれ第二のボンディングワイヤ 6 により電氣的に接続する。その後、実装基板 2 上に第一の樹脂封止パッケージ 1 1 及び実装基板上の端子 2 1 を覆うように第二の封止樹脂 8 を形成することによって、実装基板 2 上に K G D が実装されたこととなる。これは、本発明に係る半導体装置が、実装基板 2 上にベアチップとして実装される B T 可能な半導体装置であると共に、電極の剥離等の防止を実現することによって K G D として取り扱うことができるからである。

【0031】また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図 2 (b) を参照して以下に説明する。図 2 (b) に示すように、実装基板 2 上には電極 2 1 が設けられており、係る実装基板上の電極 2 1 と、マウント材を介して実装基板 2 上に設置された第一の樹脂封止パッケージ 1 1 の電極 4 とが第二のボンディングワイヤ 6 によって電氣的に接続されている。ここで、前記第一の樹脂封止パッケージ 1 1 は半導体チップ 3 を第一の封止樹脂 7 で樹脂封止してなるものであり、前記半導体チップ 3 の電極（図示せず）と前記電極 4 とが第一のボンディングワイヤ 5 によって電氣的に接続されている。このように、実装基板 2 上に設置された第一の樹脂封止パッケージ 1 1 は、第二のボンディングワイヤ 6 と共に第二の封止樹脂 8 によって封止され、第二の樹脂封止パッケージ 1 2 に内蔵されるように実装基板 2 上に実装される。

【0032】（他の実施の形態）また、本発明に係る半導体装置の他の実施の形態として、図 3 を参照して以下に説明する。図 3 (a) は本発明に係る半導体装置の他の実施の形態における構造を示す平面図であり、この図 3 (a) における C-C 断面図が図 3 (b) である。図 3 (a) に示すように、本発明の他の実施の形態における半導体装置、特に第一の樹脂封止パッケージ 1 1 は、前述した本発明の一実施の形態と同様に、半導体チップ（図示せず）を内蔵するように樹脂封止した封止樹脂 7 からなり、表面には実装用領域 1 0 1 と試験用領域 1 0 2 とからなる電極 4 が複数形成されている。係る電極 4 は、二の電極 4 が相互に対向する櫛形状をなして、第一の樹脂封止パッケージ 1 1 の表面に形成されている。また、第一の樹脂封止パッケージ 1 1 が実装基板（図示せず）に実装される際の接続距離を短くするために、各電極 4 の外側に実装用領域 1 0 1 が形成され、各電極 4 の

内側に試験用領域 1 0 2 が形成されている。

【0033】次に、図 3 (b) に示すように、第一の樹脂封止パッケージ 1 1 は、半導体チップ 3 が第一の封止樹脂によって樹脂封止されており、第一の樹脂封止パッケージ 1 1 の表面に形成された電極 4 と半導体チップ 3 の電極（図示せず）とがフリップチップ接続されている。すなわち、図 3 (b) に示した本発明に係る半導体装置は、半導体チップ 3 の電極が半導体チップ 3 の表面のほぼ中央近傍に並列されたセンターパッドレイアウトの場合である。この半導体チップ 3 の電極と第一の樹脂封止パッケージ 1 1 の電極 4 とのフリップチップ接続は、前述した本発明に係る半導体装置の一実施の形態に採用した半導体チップのパッドレイアウトに採用してもよい。

【0034】次に、本発明に係る半導体装置の他の実施の形態における実装方法について図面を参照して以下に説明する。図 4 (a) は、本発明に係る半導体装置の他の実施の形態における実装方法を示す平面図であり、図 4 (a) における D-D 断面図が図 4 (b) である。図 4 (a) に示すように、本発明に係る半導体装置を実装する実装基板 2 上には、実装基板上の端子 2 1 が複数設置されている。電極 4 の試験用領域 1 0 2 に試験用プローブ又は試験ソケット等を接続し、B T を終えて K G D であると認められた第一の樹脂封止パッケージ 1 1 の電極 4 の実装用領域 1 0 1 と、実装基板上の端子 2 1 とをそれぞれ第二のボンディングワイヤ 6 により電氣的に接続する。その後、実装基板 2 上に第一の樹脂封止パッケージ 1 1 及び実装基板上の端子 2 1 を覆うように第二の封止樹脂 8 を形成することによって、実装基板 2 上に K G D が実装されたこととなる。

【0035】また、このように実装基板に実装された本発明に係る半導体装置の具体的な構成について、図 4 (b) を参照して以下に説明する。図 4 (b) に示すように、実装基板 2 上には電極 2 1 が設けられており、係る実装基板上の電極 2 1 と、マウント材を介して実装基板 2 上に設置された第一の樹脂封止パッケージ 1 1 の電極 4 とが第二のボンディングワイヤ 6 によって電氣的に接続されている。ここで、前記第一の樹脂封止パッケージ 1 1 は半導体チップ 3 を第一の封止樹脂 7 で樹脂封止してなるものであり、前記半導体チップ 3 の電極（図示せず）と前記電極 4 とが第一のボンディングワイヤ 5 によって電氣的に接続されている。このように、実装基板 2 上に設置された第一の樹脂封止パッケージ 1 1 は、第二のボンディングワイヤ 6 と共に第二の封止樹脂 8 によって封止され、第二の樹脂封止パッケージ 1 2 に内蔵されるように実装基板 2 上に実装される。

【0036】また、本願発明に係る半導体装置を M C P に適用した場合の実施の形態を図 5 を参照して以下に説明する。図 5 は、本発明に係る半導体装置を M C P に適用した場合の実施の形態を示す断面図である。図 5 に示

すように、第二の半導体パッケージ 12 は、実装基板 2 に実装される際に、実装基板 2 上の電極と接続されるリードフレームに第一の半導体パッケージ 11 及び第一の半導体パッケージ 11' が搭載されると共に、第二の封止樹脂 8 によって樹脂封止される。このとき、第一の樹脂封止パッケージ 11 及び第一の樹脂封止パッケージは、それぞれ半導体チップ 3 及び半導体チップ 3' を内蔵しており、その構成については、前述したとおりである。但し、本発明に係る半導体装置を MCP に適用するにあたっては、第一の樹脂封止パッケージ 11 の電極 4 は、第一の樹脂封止パッケージ 11 を載置している第一の樹脂封止パッケージ 11' の電極 4' に第二のボンディングワイヤ 6 によって接続されている。また、第一の樹脂封止パッケージ 11' の電極 4' とリードフレームとが第二のボンディングワイヤ 6' によって接続されている。このように、本発明に係る半導体装置を MCP に採用することによって、実装基板に実装される樹脂封止パッケージ（第二の樹脂封止パッケージ）に内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）に B T 等のスクリーニングを行うことが可能である。従って、前記内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）をそれぞれ K G D のように扱うことができ、従来の C O B よりも信頼性を向上させることができる。

【0037】加えて、本発明に係る半導体装置においては、第一の樹脂封止パッケージの表面に形成された電極を T C P に形成された配線電極としてもよい。具体的には、図 6 に示すように、試験用領域と実装用領域からなる電極（配線電極）が形成された T C P にマウント材（接着剤）を介して半導体チップを設置し、前記電極と半導体チップの電極とを結線し、前記電極が表面に露出するように封止樹脂で樹脂封止する。このように第一の樹脂封止パッケージを形成することによって、従来のように、選別試験に脆性の半導体チップを用いるよりも容易かつ確実に選別試験を行うことができ、T C P を用いているので、第一の樹脂封止パッケージの成型にかかる労力を軽減する。従って、第一の樹脂封止パッケージの表面に形成された電極を T C P に形成された配線電極とすることにより、第一の樹脂封止パッケージを製造する際の歩留まりを向上させることができる。本発明は、半導体チップを内蔵し、試験用領域と実装用領域からなる電極を備えた第一の樹脂封止パッケージ及び第二の樹脂封止パッケージにより、実装される対象に関わらず、K G D と見なすことができる半導体装置及びその実装方法を提供するものである。

【0038】

【発明の効果】以上説明したように、本発明に係る半導体装置及びその実装方法によれば、半導体チップのチップ割れ等に懸念することなく、安価な試験ソケット等を用いて K G D の選別工程を行うことができる。具体的に

は、半導体チップを樹脂封止パッケージし、係る樹脂封止パッケージの表面に設けられた電極を試験用領域と実装用領域とに分けることにより、実装時に選別試験で傷がついた電極を使用することがなくなる。また、半導体チップを樹脂封止パッケージし、それを個片として試験で扱うため、従来の樹脂封止パッケージと同様に B T を行うことができる。すなわち、ボンディングワイヤを接続する電極に傷をつけることなく、かつ半導体チップのチップ割れを生じさせることがないように慎重に行われていた選別工程を容易かつ安価に行うことができる。さらに、半導体チップを樹脂封止パッケージするため、周囲の環境の影響、例えば水分や汚れ等も受けにくいため、保管や保存の取扱が容易となる。従って、本発明に係る半導体装置を MCP に用いた場合においても、内蔵される樹脂封止パッケージ（第一の樹脂封止パッケージ）のそれぞれが B T を完了した K G D と見なすことができるため、従来よりも MCP の信頼性が向上し、結果として歩留まりを向上させることができる。

【0039】

【図面の簡単な説明】

【図 1】本発明に係る半導体装置の一実施の形態における構成を示す平面図及び断面図である。

【図 2】本発明に係る半導体装置の実装方法の一実施の形態における構成を示す平面図及び断面図である。

【図 3】本発明に係る半導体装置の他の実施の形態における構成を示す平面図及び断面図である。

【図 4】本発明に係る半導体装置の実装方法の他の実施の形態における構成を示す平面図及び断面図である。

【図 5】本発明に係る半導体装置の実装方法の他の実施の形態として MCP に適用した場合における構成を示す断面図である。

【図 6】本発明に係る半導体装置の実装方法の他の実施の形態として第一の樹脂封止パッケージに T C P を適用した場合における構成を示す断面図である。

【図 7】従来における半導体装置及びその実装方法の構成を示す図である。

【図 8】従来における半導体装置の実装方法の構成を示す平面図である。

【図 9】従来における半導体装置の実装方法、特に半田ボールを用いた C S P の構成を示す断面図である。

【符号の説明】


1. 半導体装置
2. 実装基板
3. 半導体チップ
4. 電極
5. 第一のボンディングワイヤ
6. 第二のボンディングワイヤ
7. 第一の封止樹脂
8. 第二の封止樹脂
11. 第一の樹脂封止パッケージ

12. 第二の樹脂封止パッケージ
21. 実装基板上的電極


101. 実装用領域
102. 試験用領域

【図1】

(a)




(b)




【図2】


(a)



(b)




【図5】




【図3】

(a)




(b)




【図4】


(a)




(b)



【図8】




【図6】




【図 7】


(a)



(b)




(c)




【図 9】


(a)



(b)



(c)



フロントページの続き

(51) Int. Cl.⁷

H 0 1 L 25/07

25/18

識別記号

F I

テーマコード (参考)